Sperrschicht Feldeffekttransistor – FET

Der Feldeffekttransitor – FET (englisch field effect transistor) ist ein Halbleiterbauelement. Im FET findet der Stromtransport nur durch eine Ladungsträgerart statt und unterscheidet sich so vom bipolaren Transistor mit seinem gleichzeitigem Ladungstransport durch Elektronen und Defektelektronen (Löchern). Der FET ist ein Unipolartransistor und in seinen Eigenschaften vergleichbar mit einer Vakuum-Elektronenröhre, allerdings ohne thermisch ausgesendete Elektronen. Da der Stromtransport im FET mithilfe eines variablen elektrischen Felds beeinflusst wird, erfolgt die Steuerung weitgehend leistungslos.

Ein bipolarer Transistor ist stromgesteuert und wird erst mit Strom leitender Basis-Emitter-Diode selbst leitend. Der FET besteht entweder aus einem n-leitenden oder p-leitenden Substrat. Die hier beschriebenen FETs sind als Verarmungstyp (englisch depletion) immer selbstleitend. Im n-leitenden Substrat bewegen sich ausschließlich Elektronen im Sinn der anliegenden Spannung. Im p-leitenden FET sind es die als Löcher bezeichneten Defektelektronen. Letztlich sind es auch hier Elektronen, die dabei scheinbar in die Gegenrichtung der anliegenden elektrischen Spannung fließen.

Sperrschicht-FET – Junction-FET (JFET)

Ein n- oder p-leitendes Substrat ist an den Enden elektrisch leitend mit den Elektroden Drain, der Senke und Source, der Quelle verbunden. In diesem Halbleiterkanal fließt zwischen Drain und Source ein von der anliegenden Spannung abhängiger elektrischer Strom. Der Kanal wird von beiden Seiten durch eine eindiffundierte Halbleiterschicht gegensätzlicher Dotierung umschlossen. Sie ist mit der Steuerelektrode, dem Gate, elektrisch leitend verbunden. Am pn-Übergang (englisch junction) entsteht eine Raumladungszone. Dieser Sperrschicht JFET hat bei 0 V Gate-Source-Spannung die maximale Leitfähigkeit und den kleinsten Bahnwiderstand. Solange die Gate-Source Sperrzone, und damit die Raumladungszone erhalten bleibt, kann durch Verändern des Gate-Potenzials der Drain-Source-Kanal mehr oder weniger verengt werden. Der Stromfluss durch den FET wird dann nur von der elektrischen Feldstärke, dem Feldeffekt, gesteuert.

Die Skizze zeigt den prinzipiellen Aufbau eines n-Kanal Sperrschicht-FET und das Schaltzeichen beider FET-Typen. Die meisten JFETs sind n-Kanal Typen, hergestellt in der einfacher und präziser zu kontrollierenden Planartechnologie. Zwischen Gate und Kanal entsteht die Raumladungszone einer Diode. Damit sie im Normalfall bestehen bleibt, muss beim n-Kanal FET das Gate-Potenzial immer negativer oder gleich dem positiven Source-Potenzial sein. Der n-dotierte Siliziumkanal ist schwach und der p-Halbleiter stark dotiert. In der Planartechnik sind das Trägersubstrat (Bulk) und der Kanal schwach dotiert, während die eindiffundierten Elektroden stark dotiert sind. Sie sind an ihrer Oberfläche metallisiert und mit den Außenanschlüssen verbunden. Das Gate ist intern mit dem Trägersubstrat (Bulk) leitend verbunden. Der p-Kanal JFET ist vergleichbar mit vertauschten Dotierungen aufgebaut. Sein elektrisches Verhalten ist zum n-Kanal JFET bei Beachtung der umgekehrten Polarität der Spannungen identisch.

Außerhalb einer Schaltung kann mit einem Ohmmeter der Bahnwiderstand der Drain-Source-Strecke gemessen werden. Er ist unabhängig von der Polarität der Messspannung und niederohmig. Die Gate-Source- und Gate-Drain-Strecke zeigt Diodenverhalten. In einer Schaltung ohne Steuerung des Gates oder mit Kurzschluss zwischen den Gate-Source-Elektroden hat der Kanal seine größte Leitfähigkeit und wird als selbstleitend charakterisiert. Nimmt das Gate-Potenzial in der richtigen Polarität bezogen auf das Source-Potenzial zu, so verbreitert sich die Raumladungszone und schnürt den Drain-Source-Kanal stärker ab. Die Zahl der Ladungsträger im Kanal nimmt dann ab, sodass der FET als Verarmungstyp bezeichnet wird. Die bestmögliche Charakterisierung dieses unipolaren Transistors wäre somit selbstleitender Sperrschicht FET. Prinzipiell ist die Polarität der Drain-Source-Spannung nicht festgelegt. Die einzige Bedingung ist eine in Sperrrichtung betriebene Gate-Source-Strecke. Für einen n-Kanal FET muss das Gate-Potenzial immer negativ oder null gegenüber dem Source-Potenzial bleiben.

Kennlinien für n-Kanal Sperrschicht-FETs

Eingangskennlinien eines n-Kanal Sperrschicht-FET

Die Transistoreigenschaften lassen sich aus der Eingangs- und Ausgangskennlinie ablesen. Die Eingangs- oder Steuerkennlinie zeigt die Abhängigkeit des Drainstroms bei variabler Gate-Source-Spannung. Während einer Messreihe bleibt die Kanalspannung UDS konstant. Die Eingangskennlinie ist von der Drain-Source-Spannung abhängig. Bei UGS = 0 V fließt der maximale Drainstrom IDSS. Bei UGS, auch UP der Abschnür-(pinch off)-Spannung erreicht der Drainstrom sein Minimum.

Die Untersuchungen wurden am JFET BF 245 C im Labor und per Simulation durchgeführt. Er wird nicht mehr hergestellt, aber noch (2018) sind Lagerbestände erhältlich. Der prinzipielle Kennlinienverlauf gilt auch für andere JFETs mit angepassten Messwerten. Für den BF 245 C werden eine maximale Drain-Sourcespannung von 30 V und ein maximaler Drainstrom von 25 mA angegeben. Das Gate wurde in der Simulationsschaltung mit einer negativen Sägezahnspannung gesteuert. Die Änderungen des Drainstroms wurden als proportionale Spannungsänderungen am sehr kleinen Messwiderstand in der Sourceleitung aufgenommen. Statische Kontrollmessungen des Drainstroms ohne Messwiderstand bestätigten die Ergebnisse.

Drain-Source-Kurzschlussstrom I_DS S

Bei der Gate-Source-Spannung −UGS = 0 V fließt der durch die Eigenleitfähigkeit bestimmte maximale Drainstrom IDSS. Er ist von der Drainspannung abhängig, da mit zunehmender Feldstärke in gleicher Zeiteinheit mehr Elektronen durch den Kanal beschleunigt werden. Das Datenblatt des BF 245 C gibt 25 mA bei maximaler Betriebsspannung an, gemessen wurden 22 mA.

Abschnür- oder Schwellenspannung U_P

Bei einer für den n-Kanal JFET ausreichend negativer Gate-Source-Spannung berühren sich die Raumladungszonen und schnüren den Kanal ab, wobei der Drainstrom gegen null geht. Die Abschnür- oder Schwellenspannung UP ist ein charakteristischer Wert der Eingangskennlinie. Das Datenblatt des BF 245 C gibt für UP =−8 V maximal an, gemessen wurden −5 V.

Fast alle JFETs gibt es mit unterschiedlichen Kennbuchstaben, mit teils sehr verschiedenen Eigenschaften. Für den BF 245 A wurde ein maximaler Drainstrom von 4,5 mA und die Abschnürspannung mit UP = −2 V gemessen. Der BF 245 B ließ einen maximalen Drainstrom von 9 mA zu. Seine Abschnürspannung betrug UP = −2,5 V. Alle Vergleichsmessungen wurden bei UD = 30 V durchgeführt. Beim Ersetzen defekter FETs ist es daher wichtig, auf den richtigen Typ-Buchstaben zu achten.

Drain-Source-Reststrom I_DS V

Wird die Gate-Source-Spannung über die Abschnürspannung weiter erhöht, fließt dennoch ein vernachlässigbarer sehr geringer Drain-Source-Reststrom IDS V. Im Datenblatt werden für die drei BF 245 Typen rund 10 nA angegeben. In der Simulationsschaltung konnten 2 nA gemessen werden.

Gate-Source-Reststrom I_GSS

Im Datenblatt wird der Reststrom wird bei kurzgeschlossener Drain-Source-Strecke für eine bestimmte Gate-Source-Spannung und Sperrschichttemperatur angegeben. Mit ihm lässt sich der Sperrschichtwiderstand zwischen Gate und Source als statischer Eingangswiderstand des FETs errechnen. Für den BF 245 C findet man im Datenblatt für 25 °C und UGS = −20V einen Gate-Source-Reststrom von −5 nA, der bei 125 °C auf −5 μA steigt. In der Simulation wurde bei UGS = -20 V ein durchschnittlicher Reststrom von IGSS = −150 nA ermittelt. Das ergibt einen Eingangswiderstand von 133 MΩ. Dieser große Eingangswiderstand zeigt, dass es sich praktisch um eine leistungslose Ansteuerung durch Feldstärkeänderungen handelt.

Steilheit S

Die Eingangskennlinie folgt in Näherung einer quadratischen Funktion und kann aus den zuvor bestimmten Werten oder den Kenndaten des Herstellers gezeichnet werden. Die Verstärkung im Sättigungsbereich ist die Strom-Spannungs-Steilheit S. Sie ist vom Arbeitspunkt und somit von der UGSr, der Eingangsvorspannung abhängig. Wenn die dynamische Änderung der Steuerspannung klein gegenüber UP − UGS der Vorspannung im Arbeitspunkt ist, sind die nichtlinearen Verzerrungen bei der Signalverstärkung am geringsten. Die Steigung für einen bestimmten Arbeitspunkt auf der Eingangskennlinie wird als Steilheit S bezeichnet und kann dann mit der Gl.(1) berechnet werden. Bei konstanter Betriebsspannung und festgelegten Arbeitspunkt errechnet sich die Spannungsverstärkung des FETs durch Multiplikation von S mit dem Last-(Drain)-widerstand: Vu = ΔUDS / ΔUGS = S · RD

Ausgangskennlinien eines n-Kanal Sperrschicht-FET

Das Ausgangskennlinienfeld stellt den Drainstrom ID in Abhängigkeit von der Drain-Source-Spannung UDS bei jeweils konstant gehaltener Gate-Source-Spannung UGS dar. Werden Gate und Source miteinander verbunden und UDS von 0 V an stetig erhöht, so nimmt der Drainstrom wie bei einem ohmschen Widerstand fast proportional mit der Spannung zu. Ab einem bestimmten Wert, der Kniespannung UDS Sat steigt der Drainstrom nur noch geringfügig an. Mit zusätzlicher richtig gepolter Gate-Source-Spannung beginnt die Abschnürung des n-Kanals eher. Sie baut eine im n-Kanal liegende Raumladungszone mit Ladungsträgerverarmung auf. Der Kanal wird zunehmend eingeengt und letztlich ganz geschlossen. Werden im Ausgangsfeld alle Punkte der Kniespannungen verbunden, so ergeben sie eine Abschnürgrenze. Bis zu dieser Grenze reicht das ohmsche Verhalten des FETs. Danach folgt mit fast linear verlaufenden Kennlinien geringer Steigung der Abschnür-(pinch off)-Bereich als der in Verstärkerschaltungen genutzte Arbeitsbereich der FETs.

Die Raumladungszone bildet sich im n-Kanal auch bei kurzgeschlossener Gate-Source-Elektrode mit UGS = 0 V und einem gegenüber Source positiven Drain-Potenzial entsteht eine Raumladungszone mit zunehmender Verengung in Richtung Drain. Im n-Kanal wird das Potenzial von Source nach Drain zunehmend positiver. Da im betrachteten Fall das Gate mit Source verbunden ist, wird das Gate-Potenzial relativ zur Drainelektrode zunehmend negativer. Im n-Kanal verengt sich folglich die Raumladungszone in Richtung Drain und bleibt im Bereich der Sourceelektrode offen. Die in Richtung Drain zunehmende elektrische Feldstärke ist für den geringen Stromanstieg nach der Abschnürgrenze verantwortlich. Mit dem Ausgangskennlinienfeld kann für jede Drain-Source-Spannung die Steuerkennlinie erstellt werden. In der Grafik wurde sie für UDS = 25 V rekonstruiert.

Abschnür- oder Pinch-Off-Spannung U_DS P

Die Abschnürspannung wird beim Gate-Source-Kurzschluss mit UGS = 0 V gemessen. Bis zur UDS P, hier 5 V reicht der ohmsche Bereich. Mit zusätzlicher Gatespannung wird die Abschnürspannung kleiner und als Kniespannung UDS sat bezeichnet. Ist die Gate-Source-Abschnürspannung UP bekannt, so kann bei Beachtung der Vorzeichen für jede Gate-Source-Spannung die Kniespannung errechnet werden: UDS Sat = UGS − UP

Drain-Source-Durchbruchspannung U_(BR) DS

Die Durchbruchspannung wird für UGS = 0 V bestimmt. Erhöht man die Drain-Source-Spannung über den vom Hersteller angegebenen Maximalwert hinaus, so kommt es durch die hohe Feldstärke in der Raumladungszone zum Lawineneffekt. Das ist vergleichbar mit den Verhältnissen in einer Z-Diode. Der Drainstrom steigt fast senkrecht an. Der Durchbruch erfolgt mit zunehmender Gate-Source-Spannung früher. In der Simulationsschaltung ließ sich dieser Effekt mit den FETs nicht darstellen.

Dynamischer Ausgangswiderstand r_ds

Im Abschnürbereich des Ausgangskennlinienfelds kann für eine konstant gehaltene UGS Vorspannung ein Arbeitspunkt auf dieser Kennlinie bestimmt werden. Die Steigung der Tangente an diesem Arbeitspunkt ist der Kehrwert des dynamischen Ausgangswiderstands, teils auch als Innenwiderstand des FETs bezeichnet: rds = Ri = ΔUDS / ΔID. Je flacher die Kennlinien verlaufen, desto höher ist der Innenwiderstand. Aus den Kennlinien des Datenblatts lassen sich Werte kleiner 10 kΩ bestimmen, die zum Ausgangskennlinienfeld der Simulation passen.

Durchgriff D

Der Kehrwert der Leerlaufverstärkung, das ist die maximal mögliche Spannungsverstärkung, wird als Durchgriff oder Spannungsrückwirkung bezeichnet. Der Durchgriff gibt an, welche Änderung der Ausgangsspannung zum gleichen Drainstrom führt, wie er mit einer Eingangsspannungsänderung zu erhalten wäre. Der Wert ist sehr klein und war von besonders bei Elektronenröhren von Interesse. Er errechnet sich bei konstantem Drainstrom zu: D = ΔUGS / ΔUDS

Barkhausengleichung

Für einen gewählten Arbeitspunkt entspricht das absolute Produkt aus der Steilheit, dem Innenwiderstand und dem Durchgriff der für Elektronenröhren bekannten Barkhausengleichung: |S · Ri · D| = 1. Die drei Werte sind nicht nur vom Arbeitspunkt, sondern auch von der Temperatur und der Frequenz abhängig.

Allgemeine FET-Eigenschaften

Das Ausgangskennlinienfeld zeigt zwei nutzbare Arbeitsbereiche. Bleibt die Drain-Source-Spannung deutlich unterhalb der Abschnür- oder Pinch-Off-Spannung UDS P, dann befindet man sich im ohmschen Bereich mit weitgehend linearen Kennlinien. Der JFET hat die Eigenschaft eines spannungsgesteuerten ohmschen Widerstands. Dieser Arbeitsbereich wird in Schaltungen zur automatischen Verstärkungsregelung und Spannungsteilung genutzt. Im Kennlinienbereich oberhalb der Abschnürgrenze arbeitet der JFET in Verstärkerschaltungen.

Feldeffekttransistoren sind für hohe Frequenzen geeignet und können als schnelle elektronische Schalter arbeiten. Beim Umschalten von der Leit- in die Sperrphase muss nicht wie beim bipolaren Transistor erst die Steuerdiode entladen und dann die Sperrzone neu aufgebaut werden.

Wie Bipolartransistoren können JFETs in drei Grundschaltungen als Verstärker betrieben werden. Die Namensgebung weist auf die Elektrode hin, die mit dem geringsten Widerstand an Schaltungsmasse liegt.

Source-Schaltung

Sie entspricht der Emitterschaltung, hat im Gegensatz dazu aufgrund der leistungslosen Ansteuerung mit einigen Megaohm einen sehr hohen Eingangswiderstand. Der Ausgangswiderstand liegt im Kiloohmbereich. Der Spannungsverstärkungsfaktor liegt um 20 und ist verglichen mit der Emitterschaltung um den Faktor 10 kleiner. Das Ausgangssignal hat mit 180° eine zum Eingangssignal inverse Phasenlage.

Drain-Schaltung

Sie ist mit der Kollektorschaltung vergleichbar. Der sehr hohe Eingangswiderstand liegt bei 10 MΩ. Der Ausgangswiderstand ist sehr klein und liegt meistens unter 1 kΩ. Die Spannungsverstärkung ist kleiner 1, der Phasenwinkel beträgt 0° Die Drain-Schaltung eignet sich sehr gut als Impedanzwandler.

Gate-Schaltung

Sie ist mit der Basisschaltung vergleichbar. Der Eingangswiderstand ist klein und liegt im Kiloohmbereich. Der Ausgangswiderstand ist vergleichbar mit dem der Source-Schaltung. Die Spannungsverstärkung ist ähnlich hoch wie die der Source-Schaltung aber der Phasenwinkel beträgt 0°.

Rauschquelle

Im Halbleiter verläuft der Elektronenstrom, wie in allen anderen Leitern auch, in kleinsten Bereichen unregelmäßig. Die Summe der dabei entstehenden Potenzialdifferenzen verursacht eine Rauschspannung. Sie umfasst einen großen Frequenzbereich und breitbandige Verstärker haben somit einen höheren Rauschanteil. Im Datenblatt finden sich für die Rauscheingangsspannung Angaben in nV/√Hz. Im Vergleich zu bipolaren Transistoren haben Feldeffekttransistoren ein geringeres Rauschverhalten. Verglichen mit MOS-FET Halbleitern ist das Rauschen beim FET um den Faktor 10 ... 1000 geringer.

Temperaturverhalten

Der FET verhält sich anders als ein Bipolartransistor, wo bei zunehmender Temperatur mit dem Basisstrom auch der Ausgangsstrom größer wird und die Verlustleistung zur weiteren Erhöhung der Ströme bis zur Selbstzerstörung führen kann. Beim JFET wird der Drainstrom von der Diffusionsspannung und der Beweglichkeit der Träger im Kanal bestimmt.

Bereich größerer Drainströme

Die Trägerbeweglichkeit als bestimmende Größe nimmt mit steigender Temperatur ab. Der Kanal verengt sich in Richtung Drain und der Drainstrom wird kleiner. Veranschaulichen könnte man sich diesen Effekt durch die Abnahme der mittleren freien Weglänge der Ladungsträger im Kristall infolge zunehmender Brownscher Molekularbewegungen bei höherer Temperatur.

Bereich kleinerer Drainströme

Die Sperrschichtdicke ist die bestimmende Größe. Sie ist umgekehrt proportional zur Kanalbreite. Mit zunehmender Temperatur wird die Sperrschichtdicke kleiner, der Kanal breiter und der Drainstrom nimmt zu. Der Temperaturkoeffizient ist mit rund 2 mV/K negativ, wodurch die Abschnürspannung UP größer wird. Nimmt die Temperatur zu, so vergrößert sich der Kanalquerschnitt und die Leitfähigkeit gefolgt vom Drainstrom nimmt zu. Dieses Verhalten entspricht den PTC-Halbleitereigenschaften.

Beide Effekte wirken zueinander gegenläufig, sodass es auf der Steuerkennlinie einen Arbeitspunkt gibt, wo der Drainstrom temperaturunabhängig ist.

Verlustleistung Ptot

Die in Wärme umgesetzte Verlustleistung ist beim FET auf den Strom leitenden Kanal begrenzt, da die Gate-Source-Strecke stromlos bleibt. Im Datenblatt wird entweder dieser Wert oder die maximal zulässige Kanaltemperatur angegeben. Ist der Wärmewiderstand zwischen Kanal und Umgebung bekannt, kann daraus die Verlustleistung errechnet werden.

Exemplarstreuungen

In den Datenblättern der Hersteller werden die Streubereiche meistens angegeben. Sie scheinen größer zu sein als bei Bipolartransistoren. Der oben untersuchte BF 245 zeigt besonders große Typen-Streuwerte in der Steilheit, dem Betrag der Abschnürspannung und dem damit verbundenen maximalen Drainstrom.